PATENT ABSTRACTS OF JAPAN

(11)Publication number: 62-006493

(43)Date of publication of application: 13.01.1987

(51)Int.Cl. G11C 17/00

(21)Application number: 60-143017 (71)Applicant: RICOH CO LTD


(22)Date of filing: 29.06.1985 (72)Inventor: KAMINO SATOSHI

(54) WRITABLE/READABLE SEMICONDUCTOR MEMORY DEVICE

(57)Abstract:

PURPOSE: To improve the integrated degree of a memory device by selecting one writing voltage level from plural kinds of writing voltage levels corresponding to plural kinds of information and applying the selected voltage to a memory transistor (TR).

CONSTITUTION: One voltage level is selected from a control gate voltage selecting circuit 4 on the basis of an output signal from a decoder 6 and applied to the memory TR as its control gate voltage. The circuit is constituted so that one writing voltage level is selected from plural kinds of writing voltage levels corresponding to the plural kinds of information by the circuit 4 and the decoder 6 and is applied to the memory (TR) 2. The stored information can be read out by a reading circuit similar to that to be used when information consisting of



similar to that to be used when information consisting of plural bits is stored in one memory TR of a mask ROM.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than

Searching PAJ Page 2 of 2

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

10特許出額公開

@ 公開特許公報(A)

昭62-6493

Dint Cl.

識別記号

广内整理番号

❸公開 昭和62年(1987)1月13日

G 11 C 17/09

101

6549-5B

審査請求 未請求 発明の数 1 (全4頁)

公発明の名称

書込みと消去が可能な半導体メモリ装置

爾 昭60-143017 **到特**

图 昭60(1985)6月29日 御田

②発 株式会社リコー 和出 類 人

東京都大田区中馬込1丁目3番6号 株式会社リコー内

東京都大田区中馬込1丁目3番6号

弁理士 野口 繁雄 20代 理 人

에다 44

会込みと謂衷が可能な半速移メモリ級関

2, 将新請求の範囲

(1) 疫込みと消去が可能なメモリトランジスタ を何えた非路体メモリ鉄股において。

普込み捌銘には複数の情報に対応して複数部類 の普込み健康レベルからし鈎の非込み程紙レベル を選択してメモリトランジスタに移加する回路を 北北.

韓出し即居にはメモリトラングスタからの出力 も複数の指摘レベルと比較する光解解構及びその 比較磁路の出力を禁にしてメモリトランジスタの 記律錯假を判定する国路を遊えることにより、! メモリトランジスタに移数ピット分の情報を記憶 させることを特徴とする書込みと消去が可能など 海体メモリ袋匠。

(2)前記基準レベルは情報記憶用のメモリトラ

ンジスタと四額のメモリトランジスタに異様記録 と同時に記憶されたものである特許結束の質問題 し頃に記載の否込みと消汲が可能な単原体メモリ 投奴.

3. 発明の詳細な説明

本見明はEPROMやSEPROMをメモリト ランジスタとする古込みと消去が可能な半導作人 モリ我還に隠するものである。

(從來技術)

EPROMPEEPROMをメモリトランジス タとする場合、遊話は1個のメモリトランジスタ に対して!ビットの情報を記憶させている。その ため、大智慧の半端体メモリ製置を形成しようと するとメモリチップが大きくなる問題がある。

一方、マスクROKの分野においては、イオン 送入彼によりメモリトランジスタのしさい質を現 数レベルに刻御む、上颌のメモリトランジスタに

科開昭62-6493 (2)

複数ピット分の対影を耐燃させるようにしたもの が知られている。しかし、EPROMやERPR OMの登込みのメカニズムはマスクROMの場合 とは全く異なり、EPROMやEEPROMのし さい値を収斂レベルに制御することは行なわれて いない。

((1) (6))

本類明はEPROMやCEPROMセメモリト ランジスタとするメモリ袋匠において、1銭のメ モリトランジスタに複数ピット分の情報を記憶さ せることによりメモリ数似の集就皮を向上させる ことも目的とするものである。

く結り役う

本類別の崇興体メモリ波置は、遊込みと消光が 可能なメモリトランジスタを鍛え、その書込み倒 緒には複数の簡製に対応して複数移動の書込み位 近レベルから1個の遊込み減退レベルを選択して メモリトランジスタに印刷する回路を僻え、その

尼PROMPREPROMの事込み後のしまい 创 Veh は、資込み電圧であるコントロールゲー ト催化 Vcg によって新し図に示されるように楽 化する、すなわち、コントロールゲート銀匠Vcg を高電車にするほど背込み袋のしさい値 Veb も 路根圧レベルになる。

第2回は一次旋例における野込み臨路部分を示 すものである.

2 はメモリトラングスタであり、マトリックス 状に配列されており、各込み時及び説出し時には X、Yデコーダ(陰系略)により進択されるよう になっている。4は4種類の私圧レベル Vcg: 、 Vcma , Vcga , Vcc4 のうちの一を遊択するコ ントロールゲート世圧進民励略、6は2ピットの 情報ロッ,Dc が入力されるデコーダであり、デ コーダ6の出力但分によりコントロールゲートは 尼森沢田路もからし得め世圧セベルが選択されて メモリトランジスタでのコントロールグートな圧 として印刷される。コントロールゲート批析選択 |時路4とデコーダ6により複数の情報に対応して

疑出し網路にはメモリトランジスタからの出力を 複数の基準レベルと比較する比較回路及びその比 蚊目筋の出刃を話にしてメモリトランジスタの記 螺筒板を判定する回路を備えることにより、しメ モリトランジスタに複数ピット分の対視を記憶さ せるようにしたものである。

EPROMとしては例えばFAMOS型のもの を使用することができ、BEPROMとしては何 えばPAMOS道やMNOS壺のものを使用する

EPROMPEBPROMの普込み特性は普込 み時の登込み電圧(コントロールゲート電圧やド レイン保圧」に仮答する。そこで、普込み程圧を 発化させ、しメモリトランジスタに複数ピット分 の情報を記憶させることができる。

以下、実施例について具体的に説明する。 一例としても似のメモリトランジスタに2ピッ ト分の情報を書き込む場合について説明する。

複数程数の書込み単圧レベルから1個の書込み電 圧レベルを遺訳してメモリトランジスタに印加す る国籍を挑脱する。

2ピットのデジタル衝報Oェ, Doに対して、 好えば下級のようにコントロールゲート地丘が選 次されるものとする。

126 427		コントロールゲート地位
. 0 .	Dа	
0	0	Veri
٥	1	Vege
1	O	V (8:)
1	1	V = 8 4

このようにして記憶された情報の読出しは、マ スクROMにおいて1個のメモリトラングスタに 模数ピット分の情報を記憶させた場合と同様の語 出し回路により試み出すことができる。すなわち、 4.種類のコントロールゲート他圧Vegi, Vegi, Vcso、Vcsa により記憶されたり循鎖のしまい

特問昭62-6493 (3)

値 Vtb., Vtba、Vtba、Vtbaに対し、それ ぞれの中間値Vrs , Vrc , Vro を指導しさい **歯電圧として放定し、比減することによりメモリ** トランジスタの記憶しさい値を読み分けることが できる(第3回参照)。

E.PRON中EEPROMの場合、マスクRO Mと異なり、磁かではあるが普込み情報の保護特 性として書込みレベルの経移変化がある。そこで、 輸出し回路として第4四の回路を提用する。

第4日において、8-1,8-2,8-3は鳥 準しさい値電圧Vri, Vro. Vrs を記憶する 苫州トランジスタであり、メモリトランジスタ 2 と問種のピアROMやREPROMを使用する。 遊択されたメモリトランジスタ2と超ホトランジ スタ8-1,8-2,8-3には非道の統治し電 圧が印加される。

10-1,10-2,10-3年比較回路であ り、比較回路し0~1はメモリトランジスタ2の 出力電流と基準トランジスタ8~しの出力電流と を入力し、均枚回路10-2ほメモリトランジス

本契腹例によれば、メモリトランジスタ 2 ヒモ もに経験変化を思こす益溶トラングスタ8-1。 8-2、8-3に訪申しきい処徴圧Ver, Vrc. Vrsを記憶させているので、読出し時の経時変 化分を吸収することができ、安定な效用した行な うことができる,

実験例では 登込み 網路でデコーダ 6 を使用して いるが、デコーダに代えてマルチプレクサを使用 することもできる.

(效果)

本意明によれば、1個のEPROMやEFPR OMのメモリトランジスタに複数ピット分の密報 を認識させることができるので、メモリ袋質の街 度が向上し、同一サイズのチップのメモリおほご 増大させることができる.

4. 酉面の簡単な症例

那1個はEPROMやREPROMの男込みコ

タ2の出力根流とお願トランジスタ8ー2の私力 移欲とを入力し、比較遊路10-3はメモリトラ ンジスタるの出力電流と基準トランジスタ8~3 の出力権設とも入力し、それぞれ祖庭に変換して 比較する。

1 2 年比較回路 1 0 - 1, 1 0 - 2, 1 0 - 3 の思力質号を入力し、 2 ピットのデジタルば 紅 Dı, Dıを出力するエンコーダである。エンコー ダ!2はメモリトランジスタの記憶情報を判定す る回路に対応している。

岳市トランジスタ8-1、8-2、8-3に張 切しきい催慨圧Vci, Vcc, Vro を怠慢する には、彼圧Vri, Yrs, Yrs をウエハプロセ ス中に、文は回路により予め協定しておき、基準 トランジスタ8-1、8-2、8-3のしきい妣 がそれぞれそれらの程圧 Vri , Vrc , Vrc と 短レベルになるまで書き込む。 装取しまい 依電圧 の存込みはメモリトランジスタ 2 に情報を達さ込 むときに難聴に行なう。

ントロールゲート健康と考込み役のしきい戦との 関係を示す頭、第2週は一災渡例における姿込み 四路部を示すプロック語、第3回は許込み後のレ さい値と基準したい娘電圧との関係を示す図、第 4回は一実施例における統出も回路部を示すブロッ クロである.

2……メモリトランジスタ。 4……コントロールゲート低反動説回路、 6・・・・・デコーダ、 8-1,8-2,8-3……払申トランジスタ。 10-1,10-2.10-3……比較経時、 12-- エンコーダ、

化橡木 化双虫 野白糖品

特開昭62-6493(4)

